ИИ проектирует чипы: агент создал ускоритель за 80 часов

Команда из 300 инженеров, два года работы и $400 млн — типичные затраты на проектирование одного чипа. В мае 2026 года ИИ-агент Design Conductor 2.0 сделал это за 80 часов. Без перерывов на кофе, без совещаний, без ошибок в спецификации. Результат — VerTQ, полноценный ускоритель для LLM inference с 5129 арифметическими блоками, размещённый на FPGA и оценённый для производства на TSMC 16 нм.

Что такое Design Conductor 2.0

Design Conductor — мультиагентная система для автоматического проектирования микросхем, разработанная командой Verkor (Рави Кришна, Суреш Кришна, Дэвид Чин). Первая версия, выпущенная в декабре 2025 года, могла спроектировать простой 5-стадийный RISC-V процессор за 12 часов. Версия 2.0, работающая на фронтальных моделях апреля 2026 года, справляется с задачами в 80 раз более сложными — причём делает это автономно, без вмешательства человека.

Система читает научную статью или спецификацию, сама определяет архитектуру чипа, пишет RTL-код, создаёт тестбенчи, проводит верификацию, выполняет синтез и тайминг-оптимизацию, а затем размещает дизайн на FPGA. Полный цикл — от концепции до физического макета.

VerTQ: чип, рождённый из научной статьи

Самый впечатляющий проект Design Conductor 2.0 — VerTQ, ускоритель для алгоритма TurboQuant, разработанного Google. TurboQuant — это метод сжатия KV-кэша в больших языковых моделях, который уменьшает потребление памяти в 4,3 раза, сохраняя качество генерации. Google опубликовала алгоритм в математической форме 24 марта 2026 года.

Design Conductor получил на вход статью с описанием TurboQuant — и через 80 часов выдал готовый чип. Не программную реализацию, а полноценную аппаратную архитектуру с конвейером из 240 стадий, аппаратной поддержкой TurboQuant и интеграцией с фреймворком vLLM.

Цифры говорят сами за себя: 5129 блоков FP16/FP32 арифметики, 8 параллельных потоков внимания (attention pipes), тактовая частота 125 МГц на FPGA Xilinx XCVU29P-3. Оценка площади для производства на TSMC 16FF — 5,7 мм² для 8-канальной конфигурации, до 18 мм² для 32-канальной. При этом внутренних умножений во внутреннем цикле внимания стало в 16 раз меньше по сравнению с классической реализацией.

Почему это важно для индустрии

Проектирование чипов — одна из самых консервативных и дорогих инженерных дисциплин. Одна лишь маска для техпроцесса N2 стоит более $30 млн. Ошибку в дизайне нельзя исправить патчем — приходится делать новый «респин» кремния, что добавляет месяцы и миллионы долларов. Поэтому верификация в «железе» гипертрофирована по сравнению с программированием: каждая возможная комбинация проверяется до того, как чип отправится на фабрику.

Design Conductor 2.0 не ускоряет один этап — он автоматизирует всю цепочку. Архитектурные решения, написание RTL-кода, создание проверочных тестов, синтез, размещение и трассировка, оптимизация тайминга. Раньше каждый шаг требовал отдельной команды специалистов. Теперь один агент проходит весь путь самостоятельно.

Это особенно ценно для startups и fabless-компаний, которые не могут позволить себе штат из сотен инженеров-проектировщиков. Если агент способен спроектировать inference-ускоритель за выходные, порог входа на рынок полупроводников радикально снижается.

Четыре дизайна: от криптографии до сетевых переключателей

VerTQ — не единственный проект Design Conductor 2.0. В статье описаны ещё три дизайна, созданных агентом полностью автономно.

Конвейерный AES-ядер — аппаратная реализация шифрования с глубокой конвейеризацией. Оптимизированный FP32-сумматор — высокопроизводительный блок для вычислений с плавающей точкой. И line-rate allreduce, добавленный в ядро сетевого коммутатора — операция редукции данных, работающая на скорости линии, без буферизации.

Разнообразие задач показывает, что агент не специализируется на одном типе дизайна. Он понимает математические основы каждого проекта, выбирает архитектуру и оптимизирует под конкретные ограничения — будь то задержка, площадь или энергопотребление.

Что изменилось по сравнению с версией 1.0

Первая версия Design Conductor была скорее «неутомимым реализатором» — она хорошо переводила точные спецификации в RTL-код, но не демонстрировала архитектурного мышления. Критики также отмечали, что простые RISC-V ядра могли попасть в обучающие данные фронтальных моделей, что делало задачу «проще», чем кажется.

Версия 2.0 продемонстрировала несколько качественно новых способностей. Concept-to-layout — возможность перейти от абстрактной идеи до физического размещения без промежуточного участия человека. Архитектурное мышление — агент сам выбирал разбиение на модули, определял тактовые домены и управлял иерархией дизайна. Математическое рассуждение — он разобрался в алгоритме TurboQuant по научной статье и корректно перевёл математические формулы в аппаратные блоки.

Кроме того, агент научился «замыкать петлю» (closing the loop) — когда верификация находила ошибку, он возвращался к архитектуре, исправлял корневую причину и перепроверял весь путь. Раньше на это требовалось ручное вмешательство.

Ограничения: агент ещё не идеален

Авторы честно описывают слабые стороны системы. Design Conductor 2.0 чрезмерно методичен — он подходит к каждой задаче с одинаковой тщательностью, даже когда проще было бы сделать quick-and-dirty прототип. Это увеличивает время работы, но одновременно обеспечивает высокое качество верификации.

Ещё одна проблема — разница между backend-исправлениями и микроархитектурными изменениями. Агент хорошо справляется с локальными правками в RTL-коде, но плохо перестраивает микроархитектуру, если проблема кроется в фундаментальном архитектурном решении. Приходится откатываться к более ранним этапам проектирования, что занимает время.

Постановка целей — тоже слабое место. Агент следует полученной спецификации буквально, но не всегда понимает, что именно нужно заказчику. Человеку по-прежнему нужно грамотно формулировать задачу, хотя требования к точности спецификации сильно снизились по сравнению с версией 1.0.

Наконец, человеческий обзор остаётся узким местом. Агент генерирует сотни тысяч строк кода и проверяет их автоматически, но финальная проверка человеком всё ещё нужна — и она занимает значительное время. Впрочем, это скорее ограничение регуляторного и производственного процесса, чем технологии.

Контекст: почему TurboQuant — идеальный тест

TurboQuant — алгоритм Google для сжатия KV-кэша, опубликованный 24 марта 2026 года. KV-кэш — это механизм, который языковые модели используют для хранения промежуточных результатов генерации. С ростом длины контекста (у GPT-4 — до 128K токенов, у Gemini — до 1M) размер KV-кэша становится основным bottleneck при inference: он занимает львиную долю видеопамяти GPU и ограничивает пропускную способность.

TurboQuant решает эту проблему, сжимая KV-кэш в 4,3 раза с минимальной потерей качества. На уровне чипа это означает меньше обращений к памяти и, соответственно, более быструю генерацию. Именно поэтому аппаратная реализация TurboQuant так ценна — она позволяет выжать из железа максимум, который программная оптимизация дать не может.

Для понимания масштаба: VerTQ с 8 параллельными каналами внимания занимает всего 5,7 мм² на TSMC 16 нм. Для сравнения, чип H100 от NVIDIA занимает 814 мм² на более продвинутом 4-нм техпроцессе. То есть несколько VerTQ-ускорителей можно разместить на площади, эквивалентной одному небольшому функциональному блоку GPU. Это открывает возможность создавать специализированные «дополнения» к существующим ускорителям — дешёвые, компактные чипы, которые берут на себя конкретную вычислительную задачу и разгружают основной GPU.

До работы Design Conductor не существовало аппаратной реализации TurboQuant. Ни открытой, ни коммерческой. Агент создал её с нуля, основываясь исключительно на математическом описании из статьи.

Что это значит для рынка

Если Design Conductor и аналогичные системы продолжат развиваться теми же темпами, через 2–3 года мы увидим кардинальное изменение в полупроводниковой индустрии. Небольшие команды из 5–10 человек смогут проектировать кастомные ускорители для конкретных задач — и выходить на рынок за месяцы, а не годы. Стоимость разработки упадёт на порядки.

Это особенно актуально в контексте взрывного роста AI inference. Каждая крупная модель требует оптимизированного железа: GPT-5, Claude 4, Gemini Ultra — все они упираются в память и пропускную способность. Кастомные ускорители с аппаратной поддержкой сжатия KV-кэша, квантизации и speculative decoding — именно то, что нужно рынку прямо сейчас.

Компания Verkor демонстрирует, что «concept-to-layout» уже не фантастика. Агент, который читает научную статью и через 80 часов выдаёт готовый чип — это реальность мая 2026 года. Вопрос не в том, станет ли это стандартом, а в том, как быстро это произойдёт.

Часто задаваемые вопросы

Может ли ИИ полностью заменить инженеров-проектировщиков чипов?

Сейчас — нет. Design Conductor 2.0 автоматизирует рутинные этапы проектирования, но финальная проверка человеком всё ещё обязательна. Агент также нуждается в грамотно сформулированном задании. Однако объём ручной работы сокращается радикально — от сотен человеко-лет до нескольких часов ревью.

Что такое TurboQuant и зачем он нужен?

TurboQuant — алгоритм Google для сжатия KV-кэша в языковых моделях. Он уменьшает потребление памяти в 4,3 раза, сохраняя качество генерации. Это критично для длинного контекста: без сжатия KV-кэш для контекста в миллион токенов занял бы десятки гигабайт видеопамяти.

Насколько надёжен чип, спроектированный ИИ?

VerTQ прошёл полную верификацию, включая симуляцию на уровне RTL, синтез для FPGA и тайминг-анализ. Агент создаёт тестбенчи и проводит регрессионное тестирование автоматически. Финальный обзор человеком остаётся необходимым, но автоматическая верификация покрывает значительную часть возможных ошибок.

Итог

Design Conductor 2.0 спроектировал VerTQ — inference-ускоритель с более чем 5000 арифметических блоков, реализующий алгоритм TurboQuant в аппаратуре — за 80 часов без участия человека. Это задача, которая традиционно требует команды из десятков специалистов и занимает месяцы. Система ещё не идеальна: она чрезмерно методична, плохо перестраивает микроархитектуру и нуждается в финальном человеческом ревью. Но тренд очевиден — ИИ проектирует чипы, и с каждой новой версией фронтальных моделей его возможности растут экспоненциально. Для fabless-стартапов и компаний, которым нужны кастомные AI-ускорители, это меняет правила игры.